Broadcom、3.5D XDSiPプラットフォーム上の世界初2nmカスタムAI SoCで集積度の限界を突破

半導体業界における画期的な出来事として、Broadcom Inc.は世界初の2nmカスタム演算システムオンチップ（System-on-Chip：SoC）の出荷を公式に開始しました。この画期的なコンポーネントは、単なるリソグラフィの成果ではありません。Broadcom独自の3.5D eXtreme Dimension System-in-Package（XDSiP）プラットフォームの初採用となります。2nmシリコンと高度なFace-to-Face（F2F）3Dスタッキングを統合することに成功したBroadcomは、次世代のAI clustersが求める極限の電力とパフォーマンスの需要を満たすために設計された、高密度と高効率の新時代の到来を告げています。

この成果は、ハイパフォーマンスコンピューティング（High-Performance Computing：HPC）アーキテクチャにおける大きな転換点であり、従来のモノリシック設計を超えて、高度にモジュール化された多次元スタックダイ・プラットフォームへと移行することを強調しています。人工知能（Artificial Intelligence：AI）モデルのパラメータサイズが指数関数的に増大する中で、それらを支えるハードウェアも進化しなければなりません。Broadcomの最新の製品は、Fujitsuとの戦略的パートナーシップにより開発され、ギガワット規模のAIインフラストラクチャの進歩を妨げる恐れのある信号密度、レイテンシ、および電力消費の重大なボトルネックを直接解決します。

3.5D XDSiPアーキテクチャ：チップ統合の再定義

この発表の中核をなすのは、チップパッケージングにおける高度な進化を象徴する技術である3.5D XDSiPプラットフォームです。業界では、ダイがインターポーザ上に並んで配置される2.5Dパッケージングや純粋な3Dスタッキングが一般的になっていますが、Broadcomの3.5Dアプローチは、これらの手法を統合された高性能ユニットへと合成します。

「3.5D」という名称は、2.5Dの横方向のスケーリング技術と垂直方向の3D-IC統合の組み合わせを指します。重要なのは、このプラットフォームがFace-to-Face（F2F）ボンディング技術を利用している点です。従来のワイヤボンディングやフリップチップ方式とは異なり、F2Fは2つのアクティブダイを表面のマイクロバンプを介して直接接続します。この近接性により、信号が移動する距離が劇的に短縮され、レイテンシと抵抗による電力損失が低減されます。

主なアーキテクチャ上の利点

3.5D XDSiPへの移行は、ハイパースケール事業者やAI研究者に具体的なメリットを提供します：

• 比類なき信号密度： F2F接続により、1平方ミリメートルあたりの垂直相互接続数を大幅に増加させることができます。この高帯域幅の垂直通信は、ロジック層とメモリ層の間で迅速なデータ移動を必要とするAIワークロードに不可欠です。
• 独立したスケーリング： このプラットフォームにより、演算コア、メモリユニット、およびネットワークI/Oを異なるプロセスノードで製造し、シームレスに統合できるモジュール型のアプローチが可能になります。この柔軟性により、Broadcomは各機能をコストとパフォーマンスに合わせて最適化できます。
• 熱効率と電力効率： ダイをスタックし、相互接続の長さを短縮することで、データの移動に必要なエネルギーが大幅に削減されます。ギガワット規模のクラスターにおいて、これらの効率向上は数百万ドルの運用コスト削減につながります。

2nmへの挑戦：プロセス技術の節目

Broadcomの出荷は、テクノロジー業界全体で熱望されていた2nmカスタムシリコンの商業的到来を意味します。3nmから2nmへの移行は単なる段階的なステップではなく、トランジスタ密度とワットあたりの性能特性における根本的な強化を象徴しています。

AIアプリケーションにとって、2nmノードは極めて重要です。同じフットプリントにより多くのトランジスタを詰め込むことができ、消費電力を比例して増やすことなく、より複雑な論理演算が可能になります。3.5Dパッケージングと組み合わせることで、大規模言語モデル（Large Language Models：LLMs）のトレーニングや生成AI（Generative AI）の推論エンジンの膨大な計算負荷を処理できる「スーパーチップ」が誕生します。

パッケージング技術の比較分析

以下の表は、Broadcomの3.5D XDSiPを標準的な業界のパッケージングソリューションと比較し、能力の飛躍を浮き彫りにしたものです。

指標	標準的な2.5Dパッケージング	従来の3Dスタッキング	Broadcom 3.5D XDSiP
統合タイプ	横方向（サイドバイサイド）	垂直方向（ダイ・オン・ダイ）	ハイブリッド（横方向 + 垂直方向 F2F）
相互接続密度	中程度	高い	極めて高い（Face-to-Face）
信号レイテンシ	標準	低い	超低レイテンシ
熱管理	良好	困難	モジュール設計により最適化
拡張性	インターポーザサイズにより制限	スタックの高さにより制限	高い（多次元）
主なユースケース	グラフィックス、標準的なHPC	モバイル、キャッシュスタッキング	ギガワット規模のAIクラスター

戦略的パートナーシップ：FujitsuのMONAKAイニシアチブを加速

この最先端シリコンを最初に導入する顧客は、スーパーコンピューティングの長年のリーダーであるFujitsuです。この2nm SoCは、高いパフォーマンスとエネルギーの持続可能性を両立させた次世代プロセッサの開発を目指すFujitsuの「FUJITSU-MONAKA」イニシアチブの中心的なコンポーネントです。

Fujitsuの執行役員常務兼先端技術開発本部長である新庄直樹氏は、このローンチを「変革的なマイルストーン」と表現しました。Fujitsuにとって、3.5D XDSiPの採用は単なる処理スピードの問題ではなく、HPCの持続可能な道筋を創造することにあります。FUJITSU-MONAKAプロジェクトは、エネルギー消費が制限要因にならない、スケーラブルなAI駆動型社会を支えるために明確に設計されています。

「2nmプロセスの革新とFace-to-Face 3D統合を組み合わせることで、次世代のAIおよびHPCに不可欠な、前例のない演算密度とエネルギー効率が解放されます」と新庄氏は述べました。このコラボレーションは、カスタムシリコン（ASIC）市場におけるBroadcom独自の地位を浮き彫りにしています。Broadcomは単なるベンダーとしてではなく、特定のハイレベルな要件を持つテクノロジー巨人たちの共同開発者として機能しています。

ギガワット規模の未来：AI業界への影響

Broadcomの発表は、データセンター要件の急速な拡大を背景にしています。業界は現在、次世代の人工知能モデルをトレーニングするために、中規模都市と同等の電力を消費する大規模施設である「ギガワット規模」のAIクラスターに備えています。

このような環境では、チップのパフォーマンスを示す従来の指標（GHz）は、システムレベルの指標であるワットあたりのFLOPsや秒あたりの相互接続帯域幅に置き換えられつつあります。3.5D XDSiPプラットフォームは、まさにこの現実のために設計されています。膨大なロジック、メモリ、ネットワークをコンパクトなフットプリントに統合するXPU（Cross-Platform Processing Units）の構築を可能にすることで、Broadcomは現在のアーキテクチャを悩ませている「メモリの壁」や「I/Oの壁」の問題の緩和を支援しています。

カスタムシリコンの役割

この動きは、AI革命におけるカスタムシリコンの優位性も強化します。汎用GPUやCPUは、特定のワークロード向けに設計されたオーダーメイドのASICによって補完、あるいは代替されるケースが増えています。競合他社に先駆けて複雑なパッケージングを備えた実用的な2nm部品を提供するBroadcomの能力は、同社のASIC部門の強さを示しています。

BroadcomのASIC製品部門シニア・バイス・プレジデント兼ゼネラル・マネージャーであるFrank Ostojic氏は、チームの実行力を強調しました。「Fujitsu向けに最初の3.5Dカスタム演算SoCを提供できることを誇りに思います。これはBroadcomチームの卓越した実行力と革新の証です」とOstojic氏は述べました。さらに同氏は、Broadcomがより広範な顧客層をサポートするためにプラットフォーム機能を拡張しており、2026年後半からさらなるXPUの出荷を予定していることを明らかにしました。

技術深掘り：Face-to-Face（F2F）統合

この発表の重要性を十分に理解するには、Face-to-Face integrationの複雑さを理解する必要があります。標準的なチップスタッキングでは、接続は多くの場合、シリコンダイの本体（シリコン貫通電極：TSVs）を通過して、一方のダイの背面と他方のダイの前面を接続します。これはFace-to-Back（F2B）スタッキングとして知られています。

3.5D XDSiPで使用されるF2Fスタッキングは、上のダイを反転させ、そのアクティブ回路層が下のダイのアクティブ層と直接向き合うようにします。この配置により、以下のことが可能になります：

1. より高いバンプ密度： ピンの頭ほどのスペースに数千の接続を行うことができます。
2. 寄生容量の低減： 電気的な経路が実質的に即時となり、高速信号を劣化させる抵抗や静電容量を最小限に抑えます。
3. 電力供給の強化： ロジックのアクティブ領域全体に、より均一に電力を分配できます。

2nmノードでF2Fを実装することは、アライメントとボンディングにおいて原子レベルの精度を必要とする膨大なエンジニアリング上の課題です。ここでのBroadcomの成功は、この技術が大量の商業生産に耐えうるほど成熟していることを証明しています。

結論

Broadcomによる3.5D XDSiPプラットフォーム上の初の2nm custom compute SoCの出荷は、単なる製品発表ではありません。それは演算ハードウェアの未来に向けた概念実証（Proof of Concept）です。ムーアの法則の物理的限界が試される中で、革新は第3次元へと移行しました。最先端のシリコン製造プロセスと最先端のパッケージング技術を統合することに成功したことで、Broadcomは半導体設計における可能性の新たなベンチマークを打ち立てました。

広範なAI業界にとって、この進展は、制御不能なエネルギーコストに屈することなく、汎用人工知能（Artificial General Intelligence：AGI）の研究需要を満たすために計算能力を拡大し続けられる未来を約束するものです。FujitsuのMONAKAプロセッサが先陣を切り、2026年にはさらなる設計が予定されている中、極限次元コンピューティングの時代が正式に到来しました。